Decoder/MPX, 3 to 8, 2 ... 6 V, SO-16

3-zu-8-Leitungsdecoder/Demultiplexer; invertierend
8-stufiges Shift- und Speicher-Busregister Die 74HC/HCT138 sind Hochgeschwindigkeits-Si-Gate-CMOS-Bausteine und sind pinkompatibel mit Low-Power-Schottky-TTL (LSTTL). Sie sind gemäß der JEDEC-Norm Nr. 7A spezifiziert. Die 74HC/HCT138-Decoder akzeptieren drei binär gewichtete Adresseneingänge (A0, A1, A2) und stellen, wenn sie aktiviert sind, 8 sich gegenseitig ausschließende aktive LOW-Ausgänge (Y0 bis Y7) bereit. Der "138" verfügt über drei Freigabeeingänge: zwei aktive LOW (E1 und E2) und einen aktiven HIGH (E3). Jeder Ausgang ist HIGH, wenn E1 und E2 nicht LOW sind und E3 HIGH ist. Diese Mehrfachfreigabefunktion ermöglicht die einfache parallele Erweiterung des "138" zu einem 1-von-32-Decoder (5 Zeilen bis 32 Zeilen) mit nur vier "138"-ICs und einem Inverter. Der "138" kann als Demultiplexer mit acht Ausgängen verwendet werden, indem einer der aktiven LOW-Enable-Eingänge als Dateneingang und die übrigen Enable-Eingänge als Strobes verwendet werden. Nicht benutzte Freigabeeingänge müssen dauerhaft auf den entsprechenden aktiven HIGH- oder LOW-Zustand geschaltet werden. Der "138" ist identisch mit dem "238", hat aber invertierende Ausgänge.

Eigenschaften
- Demultiplexing-Fähigkeit
- Freigabe mehrerer Eingänge für einfache Erweiterung
- ideal für die Dekodierung von Speicherchipselect
- aktive LOW-Ausgänge, die sich gegenseitig ausschließen
- Ausgangsfähigkeit: Standard
- ICC-Kategorie: MSI