Duales 4-stufige Shift-Register, 4-Bit, 2 ... 6 V, DIP-16

Hochgeschwindigkeits-CMOS-Logik Duale 4-stufige statische Schieberegister

Beschreibung
Das 'HC4015 besteht aus zwei identischen, unabhängigen, 4-stufigen seriellen Eingangs-/Parallel-Ausgangsregistern. Jedes Register hat unabhängige Clock- (CP) und Reset-Eingänge (MR) sowie einen einzigen seriellen Dateneingang. "Q"-Ausgänge sind von jeder der vier Stufen auf beiden Registern verfügbar. Alle Registerstufen sind vom Typ D, Master-Slave-Flipflops. Der am Dateneingang anliegende Logikpegel wird in die erste Registerstufe übertragen und bei jedem positiven Taktübergang über eine Stufe verschoben. Das Rücksetzen aller Stufen erfolgt durch einen High-Pegel auf der Rücksetzleitung. Der Baustein kann bis zu 10 Schottky-Äquivalenzlasten niedriger Leistung treiben. Der 'HC4015 ist eine verbesserte Version der äquivalenten CMOS-Typen.

Merkmale
- Maximale Frequenz, typischerweise 60MHz @ CL = 15pF, VCC = 5V, TA = 25oC
- Positive-Edge-Taktung
- Vorrangiges Zurücksetzen
- Gepufferte Ein- und Ausgänge
- Fanout (über Temperaturbereich)
- Standard-Ausgaben . . . . . . . . . . . . . . . . . . . 10 LSTTL-Lasten
- Ausgänge des Bustreibers . . . . . . . . . . . . . . . . 15 LSTTL-Lasten
- Breiter Betriebstemperaturbereich . . . .-55°C bis 125°C
- Ausgewogene Ausbreitungsverzögerung und Übergangszeiten
- Signifikante Leistungsreduzierung im Vergleich zu LSTTL-Logik-ICs
- HC-Typen
- 2V bis 6V Betrieb
- Hohe Lärmimmunität: Nil = 30%, NIH = 30% von Vcc bei Vcc = 5V