Dual-Flip-Flop, JK-Type, 24 MHz, 13ns, 5,2 mA, 2 ... 6 V, SO-16

SN74HC112
Dual J-K Negative-Edge-Triggered Flip-Flops mit Clear und Preset

Beschreibung:
Die 'HC112-Bausteine enthalten zwei unabhängige, negativ flankengetriggerte J-K-Flipflops. Ein Low-Pegel am Preset- (PRE) bzw. Clear-Eingang (CLR) setzt bzw. setzt die Ausgänge zurück, unabhängig von den Pegeln der anderen Eingänge. Wenn PRE und CLR inaktiv (high) sind, werden die Daten an den Eingängen J und K, die die Anforderungen an die Setup-Zeit erfüllen, mit der negativen Flanke des Taktimpulses (CLK) an die Ausgänge übertragen. Die Takttriggerung erfolgt auf einem Spannungspegel und steht in keinem direkten Zusammenhang mit der Abfallzeit des CLK-Impulses. Nach der Haltezeit können die Daten an den Eingängen J und K geändert werden, ohne die Pegel an den Ausgängen zu beeinflussen. Diese vielseitigen Flip-Flops arbeiten als Toggle-Flip-Flops, indem J und K auf High gelegt werden.

Merkmale:
- Großer Betriebsspannungsbereich von 2 V bis 6 V
- Ausgänge können bis zu 10 LSTTL-Lasten treiben
- Geringe Leistungsaufnahme, 40-µA Max ICC
- Typische tpd = 13 ns
- ±4-mA Ausgangstreiber bei 5 V
- Niedriger Eingangsstrom von maximal 1 µA