Shift Register, 8-Bit, 2 ... 6 V, SO-16

Die 74HC/HCT165 sind Hochgeschwindigkeits-Si-Gate-CMOS-Bausteine und sind pinkompatibel mit Low-Power-Schottky-TTL (LSTTL). Sie sind gemäß JEDEC-Standard Nr. 7A spezifiziert. Die 74HC/HCT165 sind 8-Bit-Parallel-Load- oder Serial-In-Schieberegister mit komplementären seriellen Ausgängen (Q7 und Q7), die von der letzten Stufe zur Verfügung stehen. Wenn der Eingang für paralleles Laden (PL) LOW ist, werden die parallelen Daten von den Eingängen D0 bis D7 asynchron in das Register geladen. Wenn PL HIGH ist, werden die Daten seriell am Ds-Eingang in das Register geladen und mit jedem positiven Taktübergang um eine Stelle nach rechts verschoben (Q0 ? Q1 ? Q2 usw.). Diese Funktion ermöglicht die Erweiterung des Parallel-Serien-Wandlers, indem der Ausgang von Q7 mit dem DS-Eingang der nachfolgenden Stufe verbunden wird. Der Takteingang ist eine Gated-OR-Struktur, die es ermöglicht, einen Eingang als aktiven LOW-Taktfreigabe-Eingang (CE) zu verwenden. Die Pin-Zuordnung für die CP- und CE-Eingänge ist beliebig und kann zur Vereinfachung des Layouts umgedreht werden. Der LOW-zu-HIGH-Übergang des CE-Eingangs sollte nur stattfinden, wenn CP HIGH ist, um einen vorhersehbaren Betrieb zu gewährleisten. Entweder der CP- oder der CE-Eingang sollte vor dem LOW-nach-HIGH-Übergang des PL-Eingangs auf HIGH sein, um eine Verschiebung der Daten zu verhindern, wenn PL aktiviert wird.

Eigenschaften
- Asynchrone parallele 8-Bit-Last
- synchroner serieller Eingang
- Ausgangsfähigkeit: Standard
- ICC-Kategorie: MSI

Anwendungen
- Parallele-zu-serielle Datenkonvertierung